世界知的所有権機関 国際事務局 特許協力条約に基づいて公開された国際出願



(51) 国際特許分類6 H04L 27/22, 27/38

A1

(11) 国際公開番号

WO97/01908

(43) 国際公開日

1997年1月16日(16.01.97)

(21) 国際出願番号

PCT/JP96/01573

(22) 国際出願日

1996年6月11日(11.06.96)

(30)優先権データ

特顏平7/159477

1995年6月26日(26.06.95)

(71) 出願人(米国を除くすべての指定国について) 株式会社 日立製作所(HITACHI, LTD.)[JP/JP]

〒101 東京都千代田区神田駿河台四丁目6番地 Tokyo, (JP)

日立東部セミコンダクタ株式会社

(HITACHI TOUBU SEMICONDUCTOR, LTD.)[JP/JP]

〒350-04 埼玉県入間郡毛呂山町大字旭台15番地 Saitama, (JP)

(72) 発明者;および

(75) 発明者/出願人(米国についてのみ)

丹場裕子(TAMBA, Yuko)[JP/JP]

〒198 東京都青梅市野上319番地3 Tokyo, (JP)

近藤泰二(KONDOU, Taiji)[JP/JP]

〒196 東京都昭島市朝日町4丁目18番5号

カーサ中神102号 Tokyo, (JP)

古川且洋(FURUKAWA, Katsuhiro)[JP/JP]

〒198 東京都青梅市柚木町2丁目245番4号 Tokyo, (JP)

石原走人(ISHIHARA, Yukihito)[JP/JP]

〒198 東京都育梅市青梅478番地1

グリーンウッド102号 Tokyo, (JP)

(74) 代理人

弁理士 大日方富雄(OBINATA, Tomio)

〒162 東京都新宿区神楽坂3丁目4番地

山本ビル2階 Tokyo, (JP)

(81) 指定国 CN, JP, KR, SG, US, 欧州特許 (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

添付公開書類


国際調査報告書

(54)Title: DEMODULATOR

(54)発明の名称 復調器

(57) Abstract

A simple small-scale demodulator for digital modulation of phase-modulated signals. The demodulator can be easily made into an IC, reduced in cost, and improved in operating speed and accuracy without using any high-speed high-resolution A/D converter. Phase information required for the modulation of digital data is logically detected by sampling logical values of waveform-shaped phase-modulated signals by means of clock signals having a period of which the ratio to that of the carrier of the phase-modulated signals is an integral ratio, serial-parallel converting the sampled logical values into a digital code string, and analyzing the logic pattern of the digital code string.



. waveform shaping circuit

. phase information detecting section

clock generating circuit

data identifying circuit

mpling circuit

. serial-parallel converting circuit

.. buffer

DC ... demodulated data

fc ... PSK signal (IF signal)

(57) 要約

位相変調信号のデジタル復調処理を、高速かつ高分解能のA/D変換器を使用することなく、IC化および低コスト化に適した簡単かつ小規模な構成で、しかも高速化および高精度化も容易な構成でもってデジタル化させることを目的とし、波形整形された位相変調信号の論理値を、その変調信号の搬送波周期に対して整数比関係にある周期を有するクロック信号によりサンプリング後、所定区間ごとに直列/並列変換することにより、直列/並列変換されたデジタル符号列の論理パターンを解析することで、デジタルデータの復調に必要な位相情報を論理的に検出させることができるようになる。

情報としての用途のみ PCTに基づいて公開される国際出版をパンフレット第一頁にPCT加盟国を同定するために使用されるコード

AL M	LLLL LLU T T T T T T T T T T T T T T T T	PPRRTACE NULL NULL NULL NULL NULL NULL NULL NUL
------	--	---

明細書

復調器

5 技術分野

10

15

20

25

本発明は、復調器さらには位相変調信号のデジタル復調処理並びに振幅位相変 調信号のデジタル復調処理に適用して有効な技術に関するものであって、例えば PDC (パーソナル・デジタル・セルラシステム) やPHS (パーソナル・ハン ディフォン・システム) などの移動体通信機あるいは衛星通信に利用して有効な 技術に関するものである。

背景技術

たとえば、PDCやPHSなどの移動体通信機においては、送信側で音声信号をデジタルデータに変換し、このデジタルデータで搬送波を変調して無線送信し、受信側では受信された変調信号からデジタルデータを復調し、このデジタルデータから元の音声信号を再生することが行なわれる(たとえば、日経BP社刊行「日経エレクトロニクス 1994年9月12日号(no.617)」71~96ページ<特集:軽量化と低価格化を競う携帯電話機の実装技術>を参照)。

デジタル・データの変調方式としては、デジタル・データ値を搬送波の位相変位に対応させる一種の位相変調(PSK変調)が多く利用されている。たとえば、QPSK変調では、"00","01","10","11"の4とおりの2値論理データに対応する4とおりの位相シフト(0, $\pi/2$, π ,3 $\pi/2$,)が搬送波に対して行なわれる。復調側では、その搬送波の位相シフトを一定区間ごとに検出し、検出した位相シフトに対応した2値論理データを再生することが行なわれる。

また、デジタル通信において、周波数の有効利用のため搬送波の位相および振幅の両方に情報を持たせる振幅位相変調方式も用いられている。この振幅位相変調信号を復調する方式としては、受信信号に対して直交検波後、位相成分識別と振幅識別を行なう方法や位相成分は直交検波により識別し振幅成分は包絡線検波

10

15

20

25

により識別する方法等がある(特開平6-24888号等)。

従来、上述したような位相変調信号の復調処理についてはロー・パス・フィルタおよび遅延検波器などのアナログ回路を使って、また振幅位相変調信号の復調処理については直交検波のためのローカル発振器や乗算器、包絡線検波器等のアナログ回路を使って行なわれていたが、デジタル回路に比べて半導体集積回路化しにくく、プロセス微細化によるチップ面積の低減効果や性能の安定性も劣っているため、最近はそのアナログ回路の一部または全部をデジタル回路に置き換えることが行なわれるようになってきた。デジタル回路に置き換えることで半導体集積回路の集積度を高めることができ、これにより部品点数の削減、装置の小型化と軽量化、量産化適性、性能の安定性および再現性などが期待される。

しかしながら、上述した技術には、次のような問題のあることが本発明者らに よってあきらかとされた。

すなわち、従来のデジタル回路による位相復調器では、従来のアナログ回路の機能をそのままデジタル回路に置き換えたものであって、復調処理方式そのものはアナログ回路の動作を単にデジタル的に模擬するという域に留まっていた。具体的には、入力側にA/D変換器を置き、このA/D変換器にてデジタル化(量子化)された位相変調信号をデジタル化されたロー・パス・フィルタおよびデジタル化された遅延検波器などを使って処理するものであった。このように、アナログ回路での方式をそのままデジタル回路で踏襲するだけの置き換えでも、半導体集積回路の集積度を高めることはできる。

しかし、アナログ回路の動作をそのまま模擬するデジタル処理だと、扱うべきデータ量が膨大となり、さらにそのデータの処理についても、工数が多くて非常に複雑になってしまう。また、位相変調信号をデジタル化するために使用されるA/D変換器については、できるだけ高速かつ高分解能のものが必要となるが、高速かつ高分解能のA/D変換器は製造が非常に困難であり、きわめて高コストである。

このように、位相復調回路をデジタル化することは、半導体集積回路の集積度 を高める上で非常に有用なことではあるが、デジタル化に伴う回路の大規模化お よび高コスト化と、データ量の多さと処理の複雑さによる処理速度の低下は、ど うしても避けられなかった。

本発明の目的は、位相変調信号のデジタル復調処理を、高速かつ高分解能のA/D変換器を使用することなく、半導体集積回路化および低コスト化に適した簡単かつ小規模な構成で、しかも高速化および高精度化も容易な構成でもって実現できる技術を提供することにある。

本発明の他の目的は、振幅位相変調信号のデジタル復調処理を、直交検波回路や包絡線検波回路並びに高速かつ高分解能のA/D変換器を使用することなく、必要最小限のアナログ回路だけを持ち、主要部分は半導体集積回路化に適したデジタル回路で実現できる技術を提供することにある。

10 本発明の前記ならびにそのほかの目的と特徴は、本明細書の記述および添付図 面からあきらかになるであろう。

発明の開示

5

15

20

25

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、 下記のとおりである。

すなわち、位相変調信号の復調に関しては、2値パルス信号に波形整形された 位相変調信号の論理値を、その変調信号の搬送波周期に対して整数比関係にある 周期を有するクロック信号により、周期的にサンプリングしてシフトレジスタに 直列シフト伝達させるとともに、そのシフトレジスタの各シフト段から上記位相 変調信号の位相に関する情報を含んだ並列デジタル符号列を取り出させる、とい うものである。

上述した手段によれば、シフトレジスタから並列に取り出されるデジタル符号列の論理パターンを解析することで、デジタルデータの復調に必要な位相情報を論理的に検出させることができる。これにより、位相変調信号のデジタル復調処理を、高速かつ高分解能のA/D変換器を使用することなく、半導体集積回路化および低コスト化に適した簡単かつ小規模な構成で、しかも高速化および高精度化も容易な構成でもってデジタル化させる、という目的が達成される。

また、振幅位相変調信号の復調に関しては、受信した振幅位相変調信号を、その変調波の信号中心値をしきい値とする非線形増幅器により2値パルス化し、そ

の変調信号の搬送波周期に対して整数比関係にある周期を有するクロック信号によりサンプリングすることによって位相情報を検出する位相検出器と、異なる振幅レベルの中間の値をしきい値とする非線形増幅器により 2 値パルス化し、パルスの有無によって振幅情報を検出する振幅検出器とを設けるようにした。

上述した手段によれば、受信信号をしきい値の異なる複数個の非線形増幅器で信号をパルス化後はデジタル回路で構成される位相検出器、振幅検出器の出力結果を合成することにより、デジタルデータを復調することができる。これにより、アナログ回路は非線形増幅器のみで、主要な部分は半導体集積化に適したデジタル回路で実現するという目的が達成される。

10

15

20

5

図面の簡単な説明

第1図は、本発明の技術が適用された位相復調器の第1の実施例の要部を示す プロック図である。

第2図は、本発明の位相復調器の第2の実施例の要部を示すプロック図である。 第3図は、第2図に示した位相情報検出部の具体的構成例を示すプロック図で ある。

第4図は、第3図における入力信号の位相とサンプリング位置の関係を示すタイムチャートである。

第5図は、入力信号に対するサンプリングポイントの位置を示すタイムチャートである。

第6図は、入力信号に対するシフトレジスタの出力例を示す図表である。

第7図は、本発明の位相復調器の第3の実施例の要部を示すプロック図である。 第8図は、第7図における入力信号の位相とサンプリング位置の関係を示すタ イムチャートである。

25 第9図は、入力信号に対するサンプリングポイントの位置を示すタイムチャートである。

第10図は、入力信号に対するシフトレジスタの出力例を示す図表である。 第11図は、第10図に示したビットパターンを別のパターン記号に置き換え て示す図表である。

- 第12図は、本発明の位相復調器の第4の実施例の要部を示すプロック図である。
- 第13図は、第12図における入力信号の位相とサンプリング位置の関係を示すタイムチャートである。
- 5 第14図は、入力信号に対するサンプリングポイントの位置を示すタイム チャートである。
 - 第15図は、第1の区間で取得されるサンプリングデータの状態を示す図表である。
- 第16図は、第2の区間で取得されるサンプリングデータの状態を示す図表で 10 ある。
 - 第17回は、第1,第2の各区間にてそれぞれに取得されるサンプリングデータを10進数に変換して示す図表である。
 - 第18図は、本発明の位相変調器の第5の実施例の要部を示すプロック図である。
- 15 第19図は、クロック発生回路の第1の実施例を示すプロック図である。
 - 第20図は、クロック発生回路の第2の実施例の示すブロック図である。
 - 第21図は、本発明による位相復調器の応用例としての移動体通信装置の構成 例を示すプロック図である。
- 第22図は、本発明の技術が適用された振幅位相復調器の第1の実施例の要部 20 を示すプロック図である。
 - 第23図は、振幅位相変調における信号配置を示す位相図である。
 - 第24図は、受信信号と振幅位相復調器内部の信号の波形例を示す波形図である。
 - 第25図は、振幅情報検出部の実施例を示すプロック図である。
- 25 第26図は、振幅情報検出部の変形例を示すプロック図である。
 - 第27図は、シンボルクロック再生部の具体的な構成例を示すブロック図である。
 - 第28図は、検出された位相情報とシンボルクロック再生部の内部信号および 出力されるシンボルクロックの相互関係を示すタイムチャートである。

15

20

25

第29図は、本発明の技術が適用された振幅位相復調器の第2の実施例の要部を示すプロック図である。

第30図は、振幅位相復調器の第2の実施例における振幅情報検出部の構成例 を示すプロック図である。

第31図は、本発明に係る復調器の他の応用例としての衛星通信システムを示す概略図である。

発明を実施するための最良の形態

以下、本発明の好適な実施例を図面を参照しながら説明する。

10 なお、図において、同一符号は同一あるいは相当部分を示すものとする。

第1図は本発明の技術が適用された位相復調器の第1の実施例を示したものであって、1は波形整形回路、2は位相情報検出部、3はクロック発生回路、4は符号解析部、5はデータ判定部である。

波形整形回路1は、位相変調信号(PSK信号)をH(高レベル)とL(低レベル)のデューティ幅が揃った2値パルス信号に整形する。

位相情報検出部2は、波形整形されたPSK信号Aの論理値を周期的にサンプリングすることにより直列符号列を生成するサンプリング部21と、上記直列符号列を所定区間(所定サンプリング回数)ごとに所定ピット長の並列符号列に変換する直列/並列変換部22とにより、PSK信号Aから位相情報Daを検出する。検出された位相情報Daは並列符号列の形で出力される。

クロック発生回路 3 は、PSK信号Aの搬送波周期(1/fc)に対して異なる周期を有し、かつその搬送波周期(1/fc)に対して整数比関係(たとえば 8:9)にある周期を有するクロック信号 ϕ sを出力する。そして、このクロック信号 ϕ sに同期して上記 PSK信号Aの論理値のサンプリングを行なわせる。

符号解析部4は、位相情報検出部2か5出力される位相情報Daの時系列上での論理パターン変位に基づいて位相差情報を論理検出する。位相差情報の検出は前回検出の位相情報と今回検出の位相情報を参照して行なわれる。41は前回検出の位相情報を一時的に保持するためのバッファメモリー部である。

データ判定部5は、符号解析部4にて論理検出された位相差情報Dbに基づい

10

15

20

25

て復調データDcを生成する。

第2図は本発明の第2の実施例の要部を示す。

この第2の実施例では、第1図に示した位相情報検出部2の主要部をシフトレジスタ23で構成してある。このシフトレジスタ23は、上述したサンプリング部21と直列/並列変換部22の機能を併せ持つものであって、波形整形された PSK信号Aの論理値をサンプリングクロック信号 φsに同期してサンプリングし、このサンプリングした論理値を直列シフト伝達する。そして、そのシフトレジスタ23のシフト段数に相当するサンプリング回数ごとに、つまりシフトレジスタ23のシフト段数に相当するサンプリングが完了するごとに、各シフト段から取り出される並列符号列が位相情報Daとして符号解析部4に入力される。

第3図は、第2図に示した位相情報検出部2の具体的構成例を示す。

同図に示すように、位相情報検出部2の主要部はシフトレジスタ23だけで構成される。同図に示すシフトレジスタ23は8つの直列シフト段(F1~F8)を有し、入力信号の論理値をサンプリング信号 øsに同期して1ビット分ずつサンプリングし、直列シフト伝達させる。このシフトレジスタ23の各シフト段(F1~F8)からは、8回のサンプリングが完了するごとに、並列符号列に変換された位相情報Da(d1~d8)を取り出すことができる。

第4図は、第3図に示した構成において、入力信号の位相とサンプリング位置 の関係を示す波形チャートである。

同図において、aからhまではそれぞれ入力信号の位相態様を示したものであって、PSK信号である入力信号は変調情報に応じてa~hのいずれかの位相態様をとるものとする。

サンプリングクロック信号 ø s は、入力信号 (a ~ h) の搬送波周期Tに対して異なる周期を有し、かつその搬送波周期Tに対して8:9の整数比をなすような周期 (9 T / 8) に設定されている。そして、そのクロック信号 ø s の立上りエッジ (図中に破線で示すタイミング) にてサンプリングが行なわれるようになっている。

入力信号に対するサンプリングポイントの位置関係は、入力信号の搬送波周期

15

Tとサンプリングクロック信号 ϕ sの周期(9T/8)とが互いに異なるとともに、互いに8:9の整数比関係をなしていることにより、入力信号の1周期ごとに 2π /8ずつの位置ずれが生じる。この位置ずれはサンプリング回ごとに蓄積されて行くが、その蓄積は入力信号の8周期したところで1周期分(16π / $8=2\pi$)になって元に戻る。つまり、クロック信号 ϕ sは時系列上でのバーニア目盛として機能する。これにより、入力信号の搬送波周期Tとそれほど違わない周期(9T/8)のクロック信号 ϕ sでもって、つまりそれほど高い周波数のクロック信号を使わずとも、入力信号の1周期を 2π /8に分解してサンプリングすることができる。

10 この場合、搬送波信号はPSK変調されていることにより位相変化を伴っているが、搬送波周波数は変調周波数よりも十分に高いため、PSK変調による位相変化の周期は搬送波信号の周期Tよりも十分に長くなる。したがって、少なくとも搬送波信号の8周期(8T)程度の区間では、PSK変調による位相変化の影響をほとんど無視することができる。

第5図は、入力信号に対するサンプリングポイントの位置を示す。

同図に示すように、第3図に示した位相復調器の場合、入力信号はその8周期(8T)ごとに、8つのサンプリングポイントにてサンプリングされる。

第6図は、入力信号の位相態様に対するシフトレジスタの並列出力例を示す真理値表である。

以上のように、2値パルス信号に波形整形された位相変調信号の論理値を、その変調信号の搬送波周期に対して整数比関係にある周期を有するクロック信号により周期的にサンプリングしてシフトレジスタに直列シフト伝達させるとともに、そのシフトレジスタの各シフト段から上記位相変調信号の位相に関する情報を含

10

15

20

25

んだ並列デジタル符号列を取り出してその論理パターンを解析することで、デジタルデータの復調に必要な位相差情報を得ることができる。これにより、位相変調信号のデジタル復調処理を、高速かつ高分解能のA/D変換器を使用することなく、半導体集積回路化および低コスト化に適した簡単かつ小規模な構成で、しかも高速化および高精度化も容易な構成でもってデジタル化させることができる。したがって、搬送波周波数の高い位相変調信号も、簡単かつ効率良く復調させることができる。

第7図は本発明の第3の実施例の要部を示す。

同図に示す位相復調回路は、位相情報検出部2の主要部が複数 (4本) の4段シフトレジスタSR1~SR4により構成されている。これとともに、クロック発生回路3は、各シフトレジスタSR1~SR4に対し、互いに同一周期でπ/4ずつ位相の異なる多相クロック信号φ1~φ4を分配する多相クロック発生回路が使用されている。

各シフトレジスタSR1~SR4には共通の入力信号 (PSK信号) が分岐されて入力される。各シフトレジスタSR1~SR4からは、それぞれに4ピットずつ計16ピットの並列符号列 (d11~d14, d21~d24, d31~d34, d41~d44) が取り出されるようになっている。

サンプリングクロック信号 ϕ 1 \sim ϕ 4は互いに同一周期(5T/4)で π /4ずつ位相の異なる4相クロック信号であって、第1相クロック ϕ 1は第1シフトレジスタSR1に、第2相クロック ϕ 2は第2シフトレジスタSR2に、第3相クロック ϕ 3は第3シフトレジスタSR3に、第4相クロック ϕ 4は第4シフトレジスタSR4に、それぞれサンプリングおよびシフトクロックとして与えられる。

第8図は、第7図に示した構成において、入力信号の位相とサンプリング位置 の関係を示す波形チャートである。

同図において、aからpまではそれぞれ入力信号の位相態様を示したものであって、PSK信号である入力信号は変調情報に応じてa~pのいずれかの位相態様をとるものとする。

4つのシフトレジスタSR1~SR4に分岐された入力信号は、各シフトレジ

10

. 15

20

25

スタSR1~SR4にてそれぞれにクロック信号 ϕ 1~ ϕ 4の立上りでサンプリングされて直列シフト伝達される。

第9図は、入力信号に対するサンプリングポイントの位置を示す。

同図に示すように、入力信号はその5周期(5T)ごとに4つのクロック信号 φ1~φ4にて4回ずつ計16回サンプリングされる。

第10図は、入力信号の位相態様に対するシフトレジスタの並列出力例を示す 真理値表である。

同図に示すように、位相情報検出部をなす 4本のシフトレジスタSR1~SR 4の並列出力データ(d11~d14, d21~d24, d31~d34, d41~d44) は、入力信号の位相態様(a~p)ごとにそれぞれ特定のビットパターン("1"と"0"の組み合せパターン)を呈する。

第11図は、第10図に示したビットパターン(1100,0110,0011,1001)をA,B,C,Dの4つパターン記号(A=1100,B=0110,C=0011,D=1001)に置き換えて示す。このように、入力信号の位相態様(a~p)に応じて現れるビットパターンの変位状態を解析することにより、入力信号の位相がどの程度に変化したかを論理的に検出することができる。

以上のようにして、第7図~第11図に示した実施例では、入力信号の5周期 (5T) ごとに16のサンプリングポイントによる位相情報検出を行なうことができる。

第12図は本発明の第4の実施例の要部を示す。

この第4の実施例では、まず、入力信号 (PSK信号) Aを位相反転するインバータ11と、位相反転される前の非反転入力信号Aを1/2分周する第1の分周回路12と、位相反転された反転入力信号-Aを1/2分周する第2の分周回路13が設けられている。

また、第1の分周回路12にて1/2分周された入力信号B1に対して論理値のサンプリングおよび直列/並列変換の処理を行なう第1のシフトレジスタ列(SR11~SR14)と、第2の分周回路13にて1/2分周された入力信号B2に対して論理値のサンプリングおよび直列/並列変換の処理を行なう第2の

10

15

20

25

シフトレジスタ列 (SR21~SR24) が設けられている。

第1,第2のシフトレジスタ列(SR11~SR14),(SR21~SR24)はそれぞれ2段(F1,F2)のシフトレジスタを4本ずつを有する。各列のシフトレジスタ(SR11~SR14,SR21~SR24)はそれぞれ、クロック発生回路3からの4相クロック ϕ 1~ ϕ 4によってサンプリングおよび直列シフト動作を行なう。

第13図は、第12に示した構成において、入力信号 $(a1\sim h1)$, $(a2\sim h2)$ の位相とサンプリング位置の関係を示す波形チャートである。

同図において、B1 (a1~h1) は非反転入力信号Aの1/2分周信号、B2 (a2~h2) は反転入力信号-Aの1/2分周信号である。同図に示すように、入力信号A、-Aを1/2分周して得られる信号B1、B2は、H(高レベル)とL(低レベル)のデューティ幅が揃えられている。

非反転入力信号Aの1/2分周信号B1(a1~h1)は第1のシフトレジスタ列(SR11~SR14)にて、反転入力信号—Aの1/2分周信号B2(a2~h2)は第2のシフトレジスタ列(SR21~SR24)にて、それぞれ4相クロックφ1~φ4によるサンプリングおよび直列シフト伝達の処理にかけられる。

この場合、各シフトレジスタSR11~SR14, SR21~SR24のシフト段数はそれぞれ2段(F1, F2)ずつとなっていて、各シフトレジスタからそれぞれに取り出すことができる並列データサイズは2ピットである。このため、各シフトレジスタSR11~SR14, SR21~SR24から並列に取り出すことのできるピットパターンは、1/2分周信号B1, B2の半周期に対するサンプリングデータだけとなる。これは、1/2分周信号B1, B2の半周期(T/2)が、1/2分周される前の入力信号A, -Aの1周期(T/2)に相当するためである。つまり、その1/2分周信号B1, B2の半周期(T/2)分のサンプリングデータは、1/2分周される前の入力信号A, -Aの1周期(T/2)分のサンプリングデータに相当する。

ここで、各シフトレジスタSR11~SR14, SR21~SR24のシフト 段数がそれぞれ2段ずつである一方で、1/2分周信号B1, B2の周期Tとク

10

ロック信号 ϕ 1 \sim ϕ 4の周期(5T/4)の比が4:5の整数比であった場合、1/2分周信号B1,B2の5周期(5T)ごとに8個のサンプリングポイントによる位相情報検出が行なわれる。

この場合、上記5周期 (5 T) の前半の2.5周期 (2.5 T) では、1/2 分周信号B1,B2の前半周期に対してのサンプリングデータが取得される。また、上記5周期 (5 T) の後半の2.5周期 (2.5 T) では、上記1/2分周信号B1,B2の後半周期に対してのサンプリングデータが取得される。

つまり、第14図に示すように、1/2分周信号B1,B2の各周期はそれぞれ第1,第2の区間T1,T2に2分割されてサンプリングされる。そして、第1の区間T1では1/2分周信号B1,B2の前半周期でのサンプリングデータが取得され、第2の区間T2では1/2分周信号B1,B2の後半周期でのサンプリングデータがそれぞれに取得される。

第15図は、上記第1の区間T1にて各シフトレジスタSR11~SR14, SR21~SR24から取得されるサンプリングデータの論理状態を示す。

15 第16図は、上記第2の区間T2にて各シフトレジスタSR11~SR14, SR21~SR24から取得されるサンプリングデータの論理状態を示す。

第17図は、第1の区間T1および第2の区間T2にてそれぞれに取得されるサンプリングデータをシフトレジスタごとに10進数(3=11, 2=10, 1=01, 0=00)に変換して示す。

20 第17図に示すように、第1の区間T1にて取得されるサンプリングデータの 論理パターンにより、1/2分周信号B1, B2の前半周期での位相状態を特定 することができる。同様に、第2の区間T2にて取得されるサンプリングデータ の論理パターンにより、1/2分周信号B1, B2の後半周期での位相状態を特定 定することができる。

25 また、第17図に示すように、第1の区間T1にて取得されるサンプリング データの論理パターンと、第2の区間T2にて取得されるサンプリングデータの 論理パターンとは、互いに補数関係にある。これは、前述したように、1/2分 周信号B1(a1~h1), B2(a2~h2)の半周期(T/2)での位相情 報には、1/2分周される前の入力信号A, -Aの1周期での位相情報が含まれ . 5

10

15

20

ているからである。したがって、第1と第2の両区間T1, T2にてそれぞれに取得されたサンプリングデータの論理パターンは、互いに補数関係にあるが、実質的に等価である。したがって、その補数関係をチェックすることで、サンプリング・データのエラーチェック等を行なうことができる。

第18図は本発明の第5の実施例の要部を示す。

同図に示す実施例は、第12図~第17図に示した構成を拡張したものであって、4段8本のシフトレジスタ列を2列設けるとともに、各シフトレジスタ列 (SR11~SR18), (SR21~SR28)におけるサンプリングを8相の多相クロック信号 ϕ 1~ ϕ 8を使って行なわせている。これにより、サンプリングポイントは32 ϕ 所に拡張され、これに応じて位相情報検出の分解精度も高められている。

第19図はクロック発生回路の第1の実施例を示す。

同図に示すクロック発生回路3は単相クロック発生回路であって、電圧制御発振器 (VCO) 31、1/N (Nは2以上の整数) 分周回路32、1/M (MはNと異なる2以上の整数) 分周回路33、位相比較器34、ロー・パス・フィルタ35によるPLL (位相制御ループ) により構成される。

第20図はクロック発生回路3の第2の実施例を示す。

25 同図に示すクロック発生回路3は多相クロック発生回路であって、第19図に示した構成に加えて、1/k分周回路36とk段シフトレジスタ37が設けられている。

このクロック発生回路3では、VCO31の発振周波k・fs (kは2以上の整数)を基本クロックφsとし、この基本クロック信号を1/k分周し、1/k

分周されたクロック信号(fs)をk段シフトレジスタ37にて上記基本クロック信号 ϕ s(=k・fs)に同期して直列シフト伝達させる。これにより、k段シフトレジスタ37の各シフト段(F1~Fk)から互いに位相の異なる多相クロック信号 ϕ 1~ ϕ kを並列に取り出すことができる。

第21図は本発明による位相復調器の応用例を示す。

5

10

15

20

25

同図に示す応用例は、パーソナル・ハンディフォン・システム (PHS) とパーソナル・デジタル・セルラシステム (PDC) の両端末機能を備えた移動体通信装置であって、110は無線送受信ユニット、111は無線アンテナ、160は通話信号の符号化および復号処理を行うコーデック部、170はマイクロプロセッサを用いて構成される論理制御ユニット、180は操作パネルである。

無線送受信ユニット110は、分波器112、送受切換スイッチ113、無線受信ユニット120、上述した本発明による位相復調器126、無線送信ユニット130、位相変調器131、PLLによる周波数合成回路141、時分割多重回路142、受信電界強度検出回路(RSSI)143などによって構成されている。

無線受信ユニット120は、PHSとPDCの2つの周波数帯fo, f1に対応する低雑音アンプ121、目的周波数帯foまたはf1の受信信号を抽出するRFバンドパスフィルタ122、周波数変換(ダウンコンバーター)を行うミキサー123、周波数変換により生成された中間周波信号を抽出するIFバンドパスフィルタ124、中間周波増幅部および第2周波数変換部およびAGC部などを含むIF部125などにより構成されている。

無線送信ユニット130は、IF部132、IFパンドパスフィルタ133、 周波数変換(アップコンバーター)を行うミキサー134、RFパンドパスファ イルタ135、PHSとPDCの2つの周波数帯fo, f2および2種類の送信 出力(低出力/高出力)にそれぞれ対応する高周波出力アンプ136などにより 構成されている。

周波数合成回路 141は、温度補償された髙精度の基準周波数信号 fxに基づき、受信ユニット 120における周波数変換のためのローカル信号 fxo/fx 1と、送信ユニット 130における周波数変換のためのローカル信号 fxo/f

15

x2をPLL合成する。

5

10

15

20

25

ここで、無線受信ユニット120と無線送信ユニット130は、PHSとPD Cの2種類のモードに対応すべく、受信周波数帯と送信周波数帯の切換設定およ び送信出力レベルの高低切換えが行えるように構成されている。分波器112は、 PDCモード時において、送信と受信を周波数を違えて同時に行う場合に、アン テナ111からの受信信号とアンテナ111への送信信号とを分離するために使 用される。送受切換スイッチ113は、PHSモード時において、同一周波数で 送信と受信を時分割で行う場合に、アンテナ111を受信ユニット120側また は送信ユニット130側に高速切換するために使用される。

コーデック部160は、PHSモードでの通話信号の符・復号処理を行うADPCM (Adaptive Diffrential Pulse Code Modulation) コーデック部152と、PDCモードでの通話信号の符・復号処理を行うVSELP (Vector Sum Excited Linear Prediction) コーデック部153と、2つのコーデック152と153をPHS/PDCのモードに応じて切り換えるコーデック切換部151などを含む。154は受話信号を音響再生するスピーカ、155は送話音を送話信号に変換するマイクロホンである。

論理制御ユニット170には、受信電界強度検出回路143の出力に基づいて PHS/PDCモードの切換設定制御を行うモード切換制御部171がソフトウェア的に組込まれている。このモード切換制御部171にて、無線送受信ユニット110の送受信周波数帯および送信出力レベル、コーデック152, 153の選択、送信信号と受信信号の多重化方式などを切換設定することにより、回路の多くの部分を共有させながら、PHS端末機能とPDC端末機能を切換設定することができる。

上述した移動体通信機において、本発明による位相復調器126は、半導体集 積回路化に適しているとともに、その回路規模も小さくて済むことにより、機器 の小型化および低コスト化に大いに寄与することができる。また、高速化および 高精度化が容易であることにより、搬送波周波数が高くても使用可能であり、し たがって、たとえば中間周波信号の周波数を高く取ることができ、これにより受

10

15

20

25

信系統での構成を簡略化させることなどが可能となる。

第22図は本発明の技術が適用された振幅位相復調器の第1の実施例を示したものである。第22図に示されているように、この実施例の振幅位相復調器は、受信信号fcを位相検波する位相検波部6と、受信信号fcを振幅検波する振幅検波する振幅検波部7とを備えている。上配位相検波部6は、第1図や第2図に示されている位相復調器における位相検波部と同様の構成とされる。第1図および第2図における受信信号fcを2値パルス信号に整形する波形整形回路1は、この実施例では振幅検波部7の構成に合わせて演算増幅器を用いた非線形増幅器で構成されている。ただし、非線形増幅器の代わりにインバータ回路を用い、その出力を抵抗を介して入力端子に帰還させるように構成した回路を用いても良い。非線形増幅器を用いた場合、そのしきい値レベルとして受信信号fcの中心電位が選択され、そのような電圧を発生する基準電圧発生回路9が設けられ、発生された電圧が参照電圧REF1として波形整形回路1に供給される。基準電圧発生回路9は、振幅検波部7の非線形増幅器10に対する参照電圧REF2も発生する。

振幅検波部7は、受信信号fcをその振幅に応じて2値パルス信号に整形する非線形増幅器10と、2値化された信号から振幅情報を検出する振幅情報検出部11とから構成されている。非線形増幅器10には、受信信号fcをその振幅に応じて2値パルス信号に整形するためのしきい値レベルとして、参照電圧REF2が基準電圧発生回路9から供給されている。なお、受信信号fcは送信側と受信側との距離等によって振幅レベルが異なったり、通信条件によって振幅レベルが変動するいわゆるフェージングが発生する。そこで、受信信号毎の振幅のばらつきやフェージング等による受信平均電力変動の影響をなくすため、非線形増幅器10の前にAGC(オート・ゲイン・コントロール)回路を設けるようにすると良い。さらに、この実施例の振幅位相復調器には、位相検波部6での処理によって得られた位相差情報に基づいて1シンボル期間に相当する周期を有するシンボルクロックC1を再生するシンボルクロック再生部8が設けられている。

次に、この実施例の振幅位相復調器の動作について説明する。

第23図は振幅位相変調における信号配置を示す。特に制限されないが、受信 した振幅位相変調信号の位相成分はあらかじめ差動符号化され、搬送波を変調し

10

15

20

25

ているものとする。位相変調では1シンボルで2ビットの情報を送るのに対し、 振幅位相変調では1シンボルで3ビットの情報を送ることができる。第24図に は、受信信号fcと振幅位相復調器内部の信号の波形例が示されている。非線形 増幅器10におけるしきい値を与える参照電圧REF2は、第24図に示されて いるように、受信信号fcの小振幅部分の定常部でのピークレベルと大振幅部分 の定常部でのピークレベルとの中間のレベルが選択される。

この実施例では、受信信号fcは位相検波部6および振幅検波部7にそれぞれ供給される。位相検波部6では、非線形増幅器1により受信信号fcの中心電圧(REF1)をしきい値として増幅し、振幅一定のパルス信号D1に変換する。これによってパルス信号D1は位相情報だけをもつ信号となる。位相情報検出部2では、そのパルス信号D1から位相情報を検出し、符号解析部4に供給する。符号解析部4では、1シンボル前に検出した位相情報と今回検出した位相情報とから位相差情報Dbを検出し、データ判定部5へ供給する。

シンボルクロック再生部8には外部から基準クロックφが入力されており、このクロックに基づいてシンボルクロックC1を再生するが、このとき符号解析部4からの位相差情報Dbに基づいてシンボルクロックC1を受信信号fcのアイパターンのアイ(目)の開口が最大になるポイントにあわせてやることにより、受信信号に同期したシンボルクロックC1の再生を行なう。

一方、振幅検波部7では、参照電圧REF2をしきい値とする非線形増幅器1 Oにより受信信号fcを増幅し、振幅一定のパルス信号Ddに変換する。パルス 信号Ddは、受信した信号の振幅がしきい値REF2より小さい時はLowレベルとされ、受信した信号の振幅がしきい値REF2より大きい時はHigh, Lowのくり返しパルスとされる。振幅情報検出部11では、そのパルス信号Ddから振幅情報Dfを検出し、データ判定部5へ送る。データ判定部5では、上記位相検波部6で検出された位相情報Dbと振幅検波部7で検出された振幅情報Dfとから受信データを判定し、復調データDcを生成し出力する。

第25図に振幅情報検出部11の実施例を示す。振幅情報検出部11はセット /リセット型フリップフロップFF1と、マスタースレープ型フリップフロップ FF2とで構成されるパルス検出回路13およびクロック発生回路12から成る。 ·:

5

10

15

20

25

クロック発生回路12では、前記シンボルクロック再生部8で再生された受信信号fcに同期したシンボルクロックC1をもとに、受信信号fcの1シンボル期間Tsの始まり付近に短いパルスを有するリセット信号C2 (第24図参照)を発生し、1シンボル期間の終了付近でかつ次のシンボルの開始を示すリセット信号C2の発生前に短いパルスを有する取込みクロックC3を発生する。

セット/リセット型フリップフロップFF1のセット入力端子Sには上記非線 形増幅器10からのパルス信号Ddが、リセット入力端子Rには上記クロック発 生回路12からのリセット信号C2が供給される。これによって、セット/リ セット型フリップフロップFF1は、受信信号fcの1シンボル期間Tsの始ま りにリセット信号C2によってリセットされ、出力DeはLowレベルとなる。 そして、受信信号fcの振幅が小さくパルス信号DdがLowレベルの場合、出 力信号DeはLowレベルを保つ。このLowレベルの出力Deは1シンボル期 間の終了付近に発生される取込みクロックC3によって次段のマスタースレープ 型フリップフロップFF2にラッチされ、その出力DfはLowレベルとされる。

受信信号fcの振幅が大きくなって、パルス信号DdがHighレベルになると、セット/リセット型フリップフロップFF1はセットされ、出力信号DeはHighレベルに変化し、次ぎのリセット信号が入力されるまでHighレベルを保つ。このHighレベルは、1シンボル期間の終了付近に発生される取込みクロックC3によって次段のマスタースレープ型フリップフロップFF2にラッチされ、FF2の出力DfはHighレベルになる(第24図参照)。

上記説明および図24から明らかなように、受信信号fcの振幅レベルに応じて、マスタースレープ・フリップフロップFF2の出力Dfはシンボル周期TsごとにHighレベルまたはLowレベルを出力し、振幅情報の検出を行うことができる。このようにして振幅検波部7で検出された振幅情報Dfは、位相検波部6で検出された位相差情報Dbと共にデータ判定部5へ送られる。

データ判定部5では、シンボルクロック再生部8で再生される受信信号に同期 したシンボルクロックC1によって、位相差情報Db中のアイの最大開口時を抽 出したデータおよび振幅検波部7で検出された振幅情報Dfとから受信したデー タを判定し復調データDcを形成して出力する。特に制限されないが、位相情報

10

15

20

25

に下位2ビット、振幅情報に上位1ビットのデータが変調されているものとすると、データ判定部5では抽出した位相情報の2ビットの上位側に、MSBとして振幅情報1ビットを加えることによって、復調したデータDcを得ることができる。

なお、上記振幅情報検出部11の入力側には、第26図に示すように、非線形増幅器10からの出力信号Ddと位相検波部6の非線形増幅器1からの信号D1との論理積をとるANDゲート回路GTを設けるようにしても良い。第24図を参照すれば明らかなように、信号DdがHighレベルのときは必ず信号D1もHighレベルになるため、上記のようなANDゲート回路を設けることによって、非線形増幅器10の出力信号Ddからノイズによるパルスを除去することができる。

次に、上記シンボルクロック再生部8の具体的な構成例およびその動作を、第27図および第28図を用いて詳しく説明する。第27図に示すように、シンボルクロック再生部8は、外部から供給される基準クロックφを分周する分周回路81と、分周されたクロックから互いに位相のずれたn個の多相クロックE2-1~E2-nを形成する多相生成回路82と、位相検波部6からの位相差情報Dbから位相情報が変化した点を検出して変化した直後だけHighレベルになるベルス信号E1を生成する位相変化点検出回路83と、この位相変化点を示すベルスE1と上記n個の多相クロックE2-1~E2-nを比較して、クロックE2-1~E2-nのうちその立下りがパルスE1とほぼ一致しているクロックを選択してシンボルクロックC1として出力するクロック遅進回路84とから構成されている。

つまり、クロック遅進回路84は、信号比較器とセレクタとからなり第28図にC1, C1'として示すように、現在出力しているクロックC1の立下りタイミングが位相変化点がよりも遅れているときはそれよりも立下りタイミングの早いクロックC1'に変更し、現在出力しているクロックC1の立下りタイミングが位相変化点がよりも早いときはそれよりも立下りタイミングの遅いクロックC1'に変更する。この動作をくり返し行うと、C1の立ち下がりは位相差情報が変化する点に収束する。すなわち、C1の立ち上がりをアイの最大開口時に一致させることができる。上記クロック遅進回路84における位相情報の変化を示す

15

20

25

パルスE1 と多相クロックE2-1~E2-nとの比較は、パルスE1 が多相クロック E2-1~E2-nのL0 w レベルの期間にあるかHigh レベルの期間にあるかを判定して行えばよい。

以上、振幅検波部7に1つの非線形増幅器10を設けた場合について説明したが、それぞれ異なるしきい値を有する非線形増幅器を3つ以上用い、それらの出力結果を組み合わせることにより振幅情報の精度を向上させるようにしてもよい。あるいは変調信号が3つ以上の振幅レベルに変調され1シンボル期間に複数の振幅情報を有する場合には、振幅レベル数に応じた複数の非線形増幅器を用いることにより、正確な復調を実現することができる。

10 第29図に、振幅位相復調器の第2の実施例を示す。この実施例は、受信した 振幅位相変調信号のフェージング等による受信平均電力変動がAGC回路等によ り補償されていない場合や変調信号が3つ以上の振幅レベルに変調されている場 合に有効である。

この実施例の復調器は、振幅レベルに応じたREF2からREFnの異なる値をしきい値とする非線形増幅器 $10-1\sim10-n$ が振幅検波部 7 に設けられており、これら複数の非線形増幅器 $10-1\sim10-n$ により受信信号 f c が増幅されてパルス信号 D d $-1\sim D$ d -n に変換され、振幅情報検出部 3 1 に入力されるように構成されている。

第30図に本実施例の振幅情報検出部31の具体的構成例を示す。振幅情報検出部31は、第25図に示されているのと同様なクロック発生回路12および上記非線形増幅器10-1~10-nからのパルス信号Dd-1~Dd-nのそれぞれを入力とするパルス検出回路13-1~13-n、受信強度判定部32、信号選択部33から成る。

クロック発生回路12では、シンボルクロック再生部8で再生された受信信号に同期したシンボルクロックC1をもとに、受信信号fcの1シンボル期間Tsの始まり付近にリセット信号C2を発生し、1シンボル期間の終了付近かつ次のシンボルの開始を示すリセット信号C2の発生前に取込みクロックC3を発生し、パルス検出回路13-1~13-nに供給する。

受信信号 f c の振幅レベルおよび非線形増幅器 10-1~10-n に供給され

10

15

20

25

ているしきい値REF2~REFnに応じて、バルス検出回路13-1~13-nの出力 df-1~df-nはシンボル周期ごとにHighレベルまたはLowレベルを出力する。上記出力 df-1~df-nは受信強度判定部32および信号選択部(セレクタ)33に供給される。受信強度判定部32では、df-1~df-nのフェージング周期期間の結果から受信信号の強度を判定し、df-1~df-nのうちの適切なしきい値レベルで増幅された信号を選択するための選択信号C4を出力し、信号選択部33に供給する。具体的には、例えばある所定の監視期間の間ずっとハイレベルまたはロウレベルであるdfは不適切な信号であり、ハイレベルとロウレベルの両方を有するdfが適切な信号であると判定する。信号選択部33では、上記選択信号C3に従ってバルス検出回路13-1~13-nの出力df-1~df-nのうちから指定された信号を選択し、振幅情報Dfとしてデータ判定部5に送る。

データ判定部5ではシンボルクロック再生部8で再生される受信信号に同期したシンボルクロックC1によって、位相差情報Db中のアイの最大開口時を抽出したデータおよび振幅検波部7で検出された振幅情報Dfとから復調したデータDcを形成し出力する。本実施例によれば、AGC回路の機能もデジタル的に実現することができる。

さらに、位相情報と振幅情報から直交座標に変換し、波形等化等の処理を行った後、復調データDcを形成することもできる。

第31図は本発明に係る復調器の他の応用例を示す。同図に示す応用例は衛星通信システムである。送信データは圧縮器41で圧縮されてQAM変調器42で変調された後、周波数多重化装置43で複数のチャンネルの送信データが多重化されて、アンテナ44から人工衛星45に向けて送信される。一方、人工衛星45から発信されたデータは、アンテナ44で受信され、周波数分離装置46で周波数分離された後、復調器47によって復調され伸長器48で伸長されることによって、受信データに復元される。

以上、本発明者によってなされた発明を実施例にもとづき具体的に説明したが、 本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で 種々変更可能であることはいうまでもない。 たとえば、シフトレジスタとしてBBS (Bucket Brigade Device) 遅延回路 を用いることもできる。

以上の説明では主として、本発明者によってなされた発明をその背景となった 利用分野である移動体通信機あるいは衛星通信システムに適用した場合について 説明したが、それに限定されるものではなく、たとえば有線によるデータ通信に も適用できる。

産業上の利用可能性

5

10

25

本願において開示される発明のうち、代表的なものの効果を簡単に説明すれば、 下記のとおりである。

すなわち、位相変調信号のデジタル復調処理を、高速かつ高分解能のA/D変換器を使用することなく、半導体集積回路化および低コスト化に適した簡単かつ小規模な構成で、しかも高速化および高精度化も容易な構成でもって実現することができる。

15 また、受信した振幅位相変調信号をしきい値の異なる複数個の非線形増幅器でパルス化した後は位相検出器、振幅検出器等全ての処理機能をデジタル回路で構成することができる。これにより、アナログ回路は非線形増幅器のみで、主要部分は半導体集積化およびプロセスの微細化に適したデジタル回路で実現することができ、直交検波等の複雑な処理が不要で低コスト化に適した振幅位相復調器を20 得ることができる。

さらに、高周波の搬送波信号を用いるシステムで復調部のディジタル化を従来 方式で実現するためには、上記搬送波信号の周波数より更に高周波のサンプリン グクロック信号を必要とし、消費電力が大きくなってしまう。しかしながら、本 発明を適用することにより、高周波のサンプリングクロック信号を必要とせずに 受信した変調信号の位相情報を検出できる。

20

25

請求の範囲

- 1. 2値パルス信号に波形整形された位相変調信号の論理値を周期的にサンプリングすることにより直列符号列を生成するサンプリング手段と、上記直列符号列を所定区間ごとに所定ビット長の並列符号列に変換する直列/並列変換手段と、上記並列符号列の時系列上での論理パターン変位に基づいて位相差情報を論理検出する符号解析手段と、この符号解析手段の出力に基づいて復調データを生成するデータ判定手段を備えたことを特徴とする位相復調器。
- 2. 2値パルス信号に波形整形された位相変調信号の論理値を所定周期のサンプリングクロック信号に同期して直列にシフト伝達するシフトレジスタを有し、このシフトレジスタによってサンプリング手段と直列/並列変換手段を形成したことを特徴とする請求の範囲第1項に記載の位相復調器。
- 3. 位相変調信号の搬送波周期に対して異なる周期を有し、かつその搬送波周期に対して整数比関係にある周期を有するクロック信号を出力するクロック発生回路を有し、このクロック発生回路から出力されるクロック信号に同期して上記位相変調信号の論理値のサンプリングを行なわせることを特徴とする請求の範囲第1項または第2項に記載の位相復調器。
 - 4. 位相変調信号が共通に入力される複数のシフトレジスタと、各シフトレジスタにそれぞれ、互いに同一周期で位相の異なるクロック信号を分配する多相クロック発生回路と、各シフトレジスタからそれぞれに取り出される並列符号列の時系列上での論理パターン変位に基づいて位相差情報を論理検出する符号解析手段とを備えたことを特徴とする請求の範囲第1項から第3項のいずれかに記載の位相復調器。
 - 5. 位相変調信号を1/2に分周する分周回路を有し、この1/2分周された位相変調信号に対して論理値のサンプリングと直列/並列変換の処理を行なわせる

10

15

20

25

ことを特徴とする請求の範囲第1項から第4項のいずれかに記載の位相復關器。


- 6. 受信した振幅位相変調信号の位相成分を検出する位相検波部と、受信した振幅位相変調信号の振幅成分を検出する振幅検波部と、上記位相検波部の出力と上記振幅検波部の出力とから受信データを判定するデータ判定部と、上記位相検波部の出力から受信信号に同期したシンボルクロックを再生するシンボルクロック再生部とを備え、上記振幅検波部が一つまたは二つ以上の異なるしきい値を持つ非線形増幅器により2値パルス信号に波形整形し、そのパルス信号の有無を判別することによって振幅情報を検出するように構成されていることを特徴とする振幅位相復調器。
- 7. 請求の範囲第6項において、上記位相検波部は、受信信号を2値パルス信号化する非線形増幅器および位相情報検出部からなり、該位相検波部の非線形増幅器により2値パルス信号に波形整形し、そのパルス信号を判別することによって位相情報を検出するように構成されることを特徴とする振幅位相復調器。
- 8. 請求の範囲第6項または第7項において、上記振幅情報検出部が一つ以上の異なるしきい値を持つ非線形増幅器の出力から生成されるパルス信号の有無を判別した複数の振幅情報から、受信強度を判定する受信強度判定部と、受信強度判定部の判定結果に基づいて複数の振幅情報から最適な振幅情報を選択する信号選択部とから構成されることを特徴とする振幅位相復調器。
- 9. 請求の範囲第6項、第7項または第8項において、シンボルクロック再生部で再生された再生シンボルごとにリセットされるセット/リセット型フリップフロップにより、そのパルス信号の有無を判別することによって振幅情報を検出するように構成されることを特徴とする振幅位相復調器。
- 10. 請求の範囲第6項、第7項、第8項または第9項において、位相検波部は受信信号を2値パルス信号化する非線形増幅器および位相情報検出部からなり、

該位相情報検出部が請求項1から請求項5のいずれかにより構成されることを特 徴とする振幅位相復調器。


PCT/JP96/01573

1/22


第 1 図




第2図




第3図



第 4 図




第 5 図




第6図

	シフトレジスタ出力 (F1~F8)									
入力信号	d 1-	d 2	d 3	d 4	d 5	d 6	d 7	d 8		
a	1	1	1	1	0	0	0	0		
b	0	1	1	1	1	0	0	0		
С	0	0	1	1	1	1	0	0		
d	0	0	0	1	1	1	1	0		
е	0	0	0	0	1	1	1	1		
f	1	0	0	0	0	1	1	1		
g	1	1	0	0	0	0	1	1		
h	1	1	l	0	0	0	0	1		


第7図



第8図



第9図



第10図

	レジスタ (SR1~SR4) 出力															
	SI	11	(\$	\cup	SR	2 (\$2)	S	R3	(\$ 3	3)	S	R4	(φ	4)
入力信号	d 11	d 12	d 13	d 14	d 21	d 22	d 23	d 24	d 31	d 32	d 33	1 34	d 41	d 42	d 43	d 44
8.	1	1	0	0	1	0	0	1	0	0	1	1	0	1	1	0
b	0	1	1	0	1	0	0	1	0	0	1	1	0	1	1	0
С	0	1	1/	0	1	1	0	0	0	0	<u>l</u>	1	0	1	1	0
d	0	1	1	0	1	1	0	0	1	0	0	<u>l</u>	0	1_	<u>l</u>	0
e	0	1	1_	0	1	1	0	0	1	0	.0	1	0	0	1	1
f	0	0	1	1	1	1	0_	0	1	0	0	1	0	0	1_	1
g	0	0	1	1	0	_1_	1	0	1	0	0	1	0	0	1	1
h	0	0	1	1	0	1	1	0	1	1.	0	0	0	0	1_	1
i	0	0	1	1_	0	_1_	1_	0	1	1	0	0	1	0	0	1
j	1	.0	0	1_	0	1	1	0	1	1	0	0	1	0	0	1
k	1_	0	0_	1_	0	0	1	1	1	1_	0	0	1	0_	0	1
1	1	0_	0	1_	0	0	1	1	0	1	_1_	0	1	0	0	1
m	1	0	0	_1_	0	0	_1_	1	0	1_	_1_	0	1	1	0	0
n	1	1	0	0_	0	0	1	1	0	1	1	0	1	_1	0	0
0	1	1	0	0	1	0	0	1	0	1	1	0	1	1	0	0
р	1	1	0	0	1	0	0	1	0	0	1	1	1	1	0	0

7/22

第 1 1 図

レジスタ	(SR1~	-SR4)	出力バ	論理	入力信号の位相情報		
入力信号	SRI	SR2	SR3	SR4	パターン	相対位相	位相值
8.	A	D	C	В	ADCB	0	+8 x /8
Ъ	В	D	C	В	BDCB	x /8	+7 x/8
С	В	A	C	В	BACB	2 x / 8	$+6\pi/8$
d	В	A	D	В	BADB	3 x / 8	+5 x/8
е	B	A	D	C	BADC	4 x / 8	+4 x / 8
f	C	A	D	C	CADC	5 x / 8	+3 x/8
g	C	В	D	C	CBDC	6 x / 8	+2 x/8
h	C	В	A	C	CBAC	7 x / 8	+x/8
i	C	В	A	D	CBAD	8 x / 8	0
j	D	В	A	D	DBAD	9 x / 8	-x/8
k	D	C	Α	D	DCAD	10 x/8	$-2\pi/8$
1	D	C	В	D	DCBD	11 x/8	$-3 \times /8$
m	D	C	В	A	DCBA	12×8	-4 x/8
n	A	C	В	A	ACBA	13x/8	$-5\pi/8$
0	A	D	В	A	ADBA	14 x/8	$-6\pi/8$
p	A	D	C	A	ADCA	15 x/8	$-7\pi/8$


A=1100

B = 0 1 1 0

C = 0011


D = 1001

第 12 図




9/22

第 13 図



第 14 図



第 15 図

サンプリング区間Tlでのシフトレジスタ出力

			シフ	トレ	ジス	夕出	力A	(F	1~	F 2)			_		
1/2分周	S	R11	1	R2 1		R12		222	γ	313		23	SE	114	SE	24
入力信号	d11		111			d22				d32					_	d42
a l	1	1			1	0			0	0			0	1		
a 2			0	_1			1	_1_			1	0			0	1
b l	0	1			1	1			0	0			0	1		
b 2			0	0	<u> </u>		1	1	<u> </u>		1	0			0	0
c l	0	1			1	1			1	0			0	0		
c 2			0	0			0	_1_			1	1			0	0
<u>d 1</u>	0	. 0	_		0	1			1	0			0	0		
d 2			1	_0_	<u> </u>		0	1			1	1			1	0
e l	0	_0_			0				1	1			_1_	0		
e 2	L		1	_0			0	0		•	0	_1			_1_	0
11	1	0	L		0	_0_				_1_	٠		_1_	0		
f 2			1				0	_0_	<u> </u>		0	_1			1	_1
gl	1	_0_			0	0			0				1_	ட		
g 2			1	1	<u> </u>		1	0			0	0			1_	1
h l	1	<u>l</u>	<u> </u>		1	0			0	1			1	1		
h 2			0	_1_				_0_			0	0	_		0_	_1_

WO 97/01908 PCT/JP96/01573

11/22

第 16 図

サンプリング区間T2でのシフトレジスタ出力

			シフ	トレ	ジス	夕出	カB	(F	l~	F 2)					
1/2分周	SR	:11	SR	21	SR	12	SR	22	SR	13	SR	23	SF	114	SF	224
入力信号	d11	d12	d11	d12	d21	d22	d21	d22	d31	d32	d31	d32	d41	d42	d41	d42
al	0	0	L		0	1			1	1			1	0		
a 2	<u> </u>		1	0			0	0			0	1			1	0
b l	1	0			0	0			1	1			1	0		
ь 2			1	1			0	0			0	1			1	1
c l	1	0			0	0			0	1			1	1		
c 2			1	1			1	0			0	0			1	1
d 1	1	1			1	0			0	1			1	1		
d 2			0	1			1	0			0	0			0	1
e l	i	l			1	0			0	0			0	1		
e 2			0	1			1	1			1	0			0	1
f 1	0	1_			1	1			0	0			0	1		
f 2			0	0			1	1			1	0			0	0
g 1	0	1_			1	1			1	0			0	0		
g 2			0	0			0	1			l	1			0	0
h l	0	0			0	1			1	0			0	0		
h 2			1	0			0	1			1	1			1	0

第 17 図

1 (0 0 555	T-									
1/2分周信号	シフトレジスタ			出力 (F1~F2)				位	相情報	
L	S	R 1	l ~	14	SI	R 2	1~	24		
区間	(B 1 -	~ h	1)	(a 2 -	~h	2)	相対位相	位相值
T1 a 1/a 2	3	2	0	1	1	3	2	1	0	+ 30
T2 a 1/a 2	0	1	3	2	2	0	1	$\overline{2}$		
T1 b 1/b2	1	3	0	1	0	3	2	0	x/4	$+3\pi/4$
T2 b 1 / b 2	2	0	3	2	3	0	1	3		. 0 30 / 1
T1 c 1/c 2	1	3	2	0	0	1	3	0	$2\pi/4$	$+2\pi/4$
T2 c 1/c 2	2	0	1	_3	3	2	0	3		w/ 1
T1 d 1 / d 2	0	1	2	0	2	1	. 3	2	$3\pi/4$	$+\pi/4$
T2 d 1/d2	3	2	1	3	1	2	0	1		,
T1 e 1 / e 2	0	1	3	2.	2	0	1	2	4 x / 4	0
T2 e 1 / e 2	3	2	0	1	1.	3	2	1	_	J
T1 f 1/f 2	2	0	3	2	3	0	1	3	5 x / 4	$-\pi/4$
T2 f 1/f 2	1	3_	0	1	0	3	2	0		37, 1
T1 g 1/g 2	2	0	1	3	3	2	0	3	$6\pi/4$	$-2 \times /4$
T2 g 1/g 2	1	3	2	0	0	1	3	0		· · ·
T1 h 1/h 2	3	2	1	3	1	2	0	1	7 x / 4	$-3\pi/4$
$T2 \mid h \mid 1 \mid h \mid 2$	0	<u>l</u>	2	0	2	1	3	2		


0 = 0 0

1 = 0.1


2 = 103 = 11

13/22


第 18 図



第19図




第20図




WO 97/01908 PCT/JP96/01573


第21図



第 2 2 図




第 23 図




WO 97/01908 PCT/JP96/01573

第 24 図




18/22


第 25 図




第26 図




第27図



第28図




第29 図




21/22

第30図



22/22

第31図



INTERNATIONAL SEARCH REPORT

International application No.

		PCI	PJP96/01573					
	ASSIFICATION OF SUBJECT MATTER	_						
Int	Cl ⁶ H04L27/22, H04L27/3	8						
According	to International Patent Classification (IPC) or to be	th national classification and IPC						
	LDS SEARCHED							
Minimum	Minimum documentation searched (classification system followed by classification symbols)							
Tnt	Int. C16 H04L27/00-27/38							
	·							
Documents Jit	tion searched other than minimum documentation to the suyo Shinan Koho	e extent that such documents are included i 1971 - 1996	n the fields searched					
Kok	ai Jitsuyo Shinan Koho	1971 - 1996						
Electronic o	tata base comulted during the international search (nam	a of data base and subsequently						
		o or data base and, where practicable, sean	ch terms used)					
	•							
C. DOCT	JMENTS CONSIDERED TO BE RELEVANT							
Category*	Citation of document, with indication, where	appropriate, of the relevant passages	Relevant to claim No.					
	JP, 6-311191, A (Casio Com Tsushin Engineering K.K.),	puter Co., Ltd., Sogo						
	November 4, 1994 (04. 11.	94) (Family: none)	·					
Х	Page 3, column 3, line 49	to page 4, column 5,	1, 2					
Y	line 29; Fig. 1							
A								
	T. 6 04455	•	3 - 9					
	JP, 6-244888, A (Fujitsu L	td.),						
Y	September 2, 1994 (02. 09. Page 3, column 3, line 29	94) (Family: none)						
_	line 16; Figs. 2, 4, 5	to page 3, column /,	6, 7, 10					
A	·		8, 9					
	JP, 2-284547, A (NEC Corp.							
	November 21, 1990 (21. 11.	90)						
v	& EP, A2, 395368 & US, A.	4988951						
Y	Page 2, upper right column left column, line 11; Fig.	, line 7 to lower	6, 7, 10					
A	Total Column, line 11; rig.	1						
			8, 9					
X Further	r documents are listed in the continuation of Box C.	See patent family annex.						
	rategories of cited documents:							
A" documen	at defining the general state of the art which is not considered particular relevance		fication but cited to made					
E" carlier de	ocument but published on or after the international filing date	"X" document of particular relevance; ti	o claimed imposion and a b					
L" document cited to	cartier document but published on or after the international filling date. "document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other							
sbecrat t	special reason (as specified) "Y" document of marticular relevance: the claimed immediate							
means	means to the document is combined with one or more other such documents, such combination							
document published prior to the international filing date but later than the priority date claimed "&" document member of the same patent family								
ate of the a								
August 21, 1996 (21. 08. 96) Date of mailing of the international search report September 3, 1996 (03. 09. 96)								
			(03. 03. 30)					
	ailing address of the ISA/	Authorized officer						
	nese Patent Office							
ecsimile No		Telephone No.	1					

Form PCT/ISA/210 (second sheet) (July 1992)

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP96/01573

C (C:-	DOCIDATE CONCERNO SO DE SELECTION	FC1/01	296/01573
	ation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the rele	Relevant to claim No	
A	JP, 7-58792, A (Japan Radio Co., Ltd.) March 3, 1995 (03. 03. 95) (Family: nor	1 - 10	
A	JP, 4-68841, A (Japan Radio Co., Ltd.) March 4, 1992 (04. 03. 92) & EP, A2, 464814 & US, A, 5241567	•	1 - 10
		,	
		* (
	•		
	•		
	•		·
	·	·	

Form PCT/ISA/210 (continuation of second sheet) (July 1992)

A. 発明の	属する分野の分類(国際特許分類(IPC))		
	Int C1 H04L27/2	2, H04L27/38	
B. 調査を			
	最小限資料(国際特許分類(IPC))		
	Int C14 H04L27/0	0-27/38	
最小限資料以	外の資料で調査を行った分野に含まれるもの		
		-1996	
	日本国公開実用新集公報 1971	-1996	
国際調査で使	用した電子データベース(データベースの名称	、調査に使用した用語)	
C. 関連する 引用文献の	ると認められる文献		
カテゴリー*	引用文献名 及び一部の箇所が関連する	ときは、その関連する箇所の表示	関連する 請求の範囲の番号
			an to take a
·	JP, 6-311191, A (カシオ計算機)	性子女妹 ・ 終入深度・ いき・マリン・がせ	
	式会社), 4. 11月. 1994 (04. 1	休丸芸在、総合通信エンシニアリング休 1.94) (ファミリーなし)	
x	第3頁第3欄第49行-第4頁第5欄第29	厅,第1图	1, 2
Y			10
A	·	,	3-9
•	·		
	-		
ェ C欄の続き	きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。
* 引用文献。		の日の後に公表された文献	
「A」特に関う もの	壁のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表	
	状ではあるが、国際出願日以後に公表されたも	て出願と矛盾するものではなく、 論の理解のために引用するもの	発明の原理又は理
Ø		「X」特に関連のある文献であって、	当該文献のみで発明
「L」優先権主	主張に疑義を提起する文献又は他の文献の発行	の新規性又は進歩性がないと考え	えられるもの
	くは他の特別な理由を確立するために引用する 里由を付す)	「Y」特に関連のある文献であって、} 上の文献との、当業者にとって	
「〇」口頭によ	はる開示、使用、展示等に含及する文献	よって進歩性がないと考えられる	
「P」国際出版	質日前で、かつ優先権の主張の基礎となる出願	「&」同一パテントファミリー文献	
国際調査を完了	「した日	国際調査報告の発送日 03	.09.96
	21. 08. 96	EMMERS VACE	.00.00
国際調査機関の	0名称及びあて先	特許庁審査官(権限のある職員)	> 5K 9297
日本国	国特許庁 (ISA/JP)	北村智彦	(J. 1 3 2 3 7)
	塚便番号100 塚千代田区霞が関三丁目4番3号	#### 02_2591 1101	rinte of Fo
承 .从1	アニュマド (14年) (17年) 17年 (17	電話番号 03-3581-1101	ו אלכנג אוויי

		· · · · · · · · · · · · · · · · · · ·
C (続き). 引用文献の	関連すると認められる文献	
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
	JP, 6-244888, A (富士通株式会社), 2. 9月. 1994 (02. 09 . 94) (ファミリーなし)	
Y	第3頁第3欄第29行-第5頁第7欄第16行,第2囡,第4囡,第5囡	6, 7, 10
A		8, 9
•	JP, 2-284547, A (日本電気株式会社), 21. 11月. 1990 (21. 11. 90) & EP, A2, 395368& US, A, 4988951	
Y	第2頁右上欄第7行一左下欄第11行,第1図	6, 7, 10
A		8, 9
A	JP. 7-58792, A (日本無線株式会社), 3. 3月. 1995 (03. 03. 95) (ファミリーなし)	1-10
A	JP, 4-68841, A (日本無線株式会社), 4. 3月. 1992 (04. 03. 92) & EP, A2, 464814&US, A, 5241567	1-10
:		
	·	
		· .